在聯詠IPC & XVR的晶片平台上皆有支持網路接口，其可應用於利用網路來進行產品軟體包的更新、資料上傳、RTSP即時串流使用等等。而聯詠晶片Ethernet介面則是提供二種介面，分別為RMII與RGMII等介面用來連接外部E-PHY晶片，以達到支持網路接口的應用。而此將會分成二個部分，來個別做RMII與RGMII介面的介紹。首先此篇章節會先以RMII介面介紹為主，下篇章節則會介紹RGMII介面。
在網絡設備中最基本組成元件是MAC和PHY，而從硬體角度來看Ethernet是由CPU，MAC，PHY三部分所組成，如下圖示意：
CPU,MAC,PHY並不是集合成在同一個芯片內，因由於PHY包含大量模擬器件，而MAC是典型的數字電路，考慮到芯片面積及模擬/數字混合架構的原因，將MAC集合成進CPU，而將PHY留置在片外，這種結構是最常見的。
MII（Media Independent interface）即媒體獨立介面，它是IEEE-802.3定義的行業標準，是MAC與PHY之間的接口。MII數據接口包含16個信號和2個管理接口信號，資料介面包括分別用於傳送器和接收器的兩條獨立通道，每條通道都有自己的資料、時鐘和控制訊號。管理介面是個雙訊號介面：一個是時鐘訊號，另一個是資料訊號，通過管理介面，上層能監視和控制PHY。
如下圖所示：
在IEEE802.3中規定的MII匯流排是一種用於將不同型別的PHY與相同網路控制器（MAC）相連線的通用匯流排。網路控制器可以用同樣的硬體介面與任何PHY進行連線。
MAC通過MII管理接口讀取PHY狀態寄存器以得知目前PHY的狀態。例如連接速度、雙工的能力等。也可以通過MII管理接口設置PHY的寄存器達到控制的目的。例如流控的打開關閉、自協商模式還是強制模式等。
MII資料介面以4-bits方式傳送數據雙向傳輸，時鐘速率25MHz時，其工作速率可達100Mb/s。當時鐘頻率爲2.5MHz時，對應速率爲10Mb/s。MII接口雖然很靈活但由於信號線太多，限制了多接口網口的發展，後續又衍生出RMII介面。
RMII（Reduced Media Independent Interface）即簡化媒體獨立介面；是標準的乙太網介面之一，比MII有更少的I/O傳輸。RMII收發使用2-bits數據進行傳輸，收發時鐘均採用50MHz時鐘源，RMII支援10M和100M的匯流排介面速度。信號定義如下：
其中CRS_DV是MII中RX_DV和CRS兩個信號的合併，當物理層接收到載波信號後CRS_DV變得有效，將數據發送給RXD。當載波信號消失後，CRS_DV會變爲無效。在100M乙太網速率中，MAC層每個時鐘採樣一次RXD[1:0]上的數據。在10M乙太網速率中，MAC層每10個時鐘採樣一次RXD[1:0]上的數據，此時物理層接收的每個數據會在RXD[1:0]保留10個時鐘。
對於RMII，每個八位字節的發送和接收應以di-bit (雙bit) 發送和接收的順序一次進行一個di-bit，如下所示。
DC Characteristics
AC Characteristics
Timing測量應以REF_CLK波形與參考電壓電平(1.4 V)交叉到有效輸入或輸出電平的點為參考。
Rise and Fall Time
輸出波形的上升和下降時間應介於1和5 ns之間。測量的點應在波形上 0.8V和2.0V之間。
以上RMII介面介紹至此，下篇章節則會介紹RGMII介面。待續~